vErilOG
星期四, 12月 28, 2006
第一階段實作
製造Hazardㄉ電路圖
16ㄍ訊號ㄉ電路圖
製造Hazardㄉ波形圖
16ㄍ訊號ㄉ波形圖
posted by 水湳ㄚ傑 at
4:35 下午
0 Comments:
張貼留言
<< Home
關於我自己
名稱:
水湳ㄚ傑
位置:
大葉大學, 電機系, Taiwan
檢視我的完整簡介
Previous Posts
Verilog tEst
Glitches and Hazards
MaXpLus II
2to1 AND gate
Verilog
設計天地
0 Comments:
張貼留言
<< Home