vErilOG
星期日, 9月 24, 2006
Verilog
新學期新希望~
這堂課學ㄉ是Verilog語言
希望能學些新ㄉ東西..
將來就能多一點能力與其他人競爭^^
posted by 水湳ㄚ傑 at
10:16 下午
0 Comments:
張貼留言
<< Home
關於我自己
名稱:
水湳ㄚ傑
位置:
大葉大學, 電機系, Taiwan
檢視我的完整簡介
Previous Posts
設計天地
0 Comments:
張貼留言
<< Home