vErilOG
星期二, 10月 17, 2006
Glitches and Hazards
邏輯元件除ㄌ會延遲..還有Hazards(危障)ㄝ要考慮進去..
紅色
ㄉ邏輯閘是為ㄌ避免危障所設計ㄉ!!
posted by 水湳ㄚ傑 at
7:35 下午
0 Comments:
張貼留言
<< Home
關於我自己
名稱:
水湳ㄚ傑
位置:
大葉大學, 電機系, Taiwan
檢視我的完整簡介
Previous Posts
MaXpLus II
2to1 AND gate
Verilog
設計天地
0 Comments:
張貼留言
<< Home